LIGHT EMITTING ELEMENT ARRAY

Publication number: JP2092651 (A)

Publication date:

1990-04-03

] JP2784011 (B2)

Also published as:

Inventor(s):

KUSUDA YUKIHISA; TONE KIYOSHI; YAMASHITA KEN; TANAKA SHUHEI +

Applicant(s):

NIPPON SHEET GLASS CO LTD +

Classification:

- international:

B41J2/44; B41J2/45; B41J2/45; G09G3/32; H01L33/00; B41J2/44; B41J2/45; B41J2/45; G09G3/32; H01L33/00; (IPC1-7): B41J2/45;


B41J2/455; G09G3/32; H01L33/00

- European:

Application number: JP19880246630 19880930 **Priority number(s):** JP19880246630 19880930

Abstract of JP 2092651 (A)

PURPOSE: To perform a self-scanning with 2-phase transfer clocks by electrically connecting light emitting elements therebetween by a current mirror circuit. CONSTITUTION: If a transfer clock phi1 shows a high level and a light emitting element T(0) is turned ON, an electrode G0 is lowered to the vicinity of a zero volt. If a power source voltage VHGK is set to 5V, a current limited by a resistor RL flows from the gate G0, and a current limited by a resistor Re flows from an emitter. Since the transistors Tr2 and Tr3 form a current mirror circuit, a current driving capacity proportional to the Tr2 is provided in the Tr3. A current is fed from the current driving capacity through the resistor RL connected to the collector of the Tr3, and the potential of the gate electrode G1 of the adjacent light emitting element T(1) is lowered.; If the driving capacity of the Tr3 is suitably regulated, the potential of the gate electrode G1 can be lowered to about zero. Since the ON voltage of the element T(1) becomes higher by a diffused potential Vd1 than the potential of the gate electrode G1, the voltage of the clock phi1 can be transmitted at the ON state to the element T(1).



Data supplied from the espacenet database — Worldwide

① 特許出願公開

② 公開特許公報(A)

平2-92651

®Int. Cl. 5

識別記号

庁内整理番号

43公開 平成2年(1990)4月3日

2/45 2/455 B 41 J

7612-2C B 41 J 3/21 L×

審査請求 未請求 請求項の数 1 (全11頁)

発光素子アレイ 69発明の名称

> 顧 昭63-246630 ②1)特

昭63(1988) 9月30日 22出 顧

大阪府大阪市東区道修町 4 丁目 8 番地 日本板硝子株式会 明者 楠 田 幸 久 @発 社内

大阪府大阪市東区道修町 4 丁目 8 番地 日本板硝子株式会 潔 明 刀 根 @発 者 社内

大阪府大阪市東区道修町 4 丁目 8 番地 日本板硝子株式会 下 律 明 者 Ш 79発 补内

大阪府大阪市東区道修町 4 丁目 8 番地 日本板硝子株式会 巫 @発 明 社内

大阪府大阪市東区道修町 4丁目 8番地 勿出 題 人 日本板硝子株式会社

②代 理 人 弁理士 大野 精市

最終頁に続く

1. 発明の名称 発光素子アレイ

2. 特許請求の範囲

(1)しきい電圧もしくはしきい電流を制御する ための制御電極を有する積層半導体型発光素子を 多数個、一次元、二次元、もしくは三次元的に配 列し、各発光素子の制御電極を、各々の発光素子 の近傍に位置する少なくとも2つの発光素子の制 御電極と互いに電気的手段にて接続したネットワ - ク記線を形成し、各発光素子に、外部から電圧 もしくは電流を印加するクロックラインを接続し た発光素子アレイであって、 該電気的手段が以下 に示すトランジスタを用いたカレントミラー回路 であることを特徴とする発光素子アレイ。

- A. 各トランジスタの制御電極が各発光素子の 第1の制御電極に接続されて、 該トランジ スタと該発光案子内のトランジスタ回路と がカレントミラー回路を構成する。
- B. 抜トランジスタは、制御電極が接続された

報光素子に対して一定方向に位置する近傍 の発光素子の第2の制御電極に接続され、 該第2の制御電極の電位が該トランジスタ により制御可能とされている。

3. 発明の詳細な説明

【産業上の利用分野】

本発明は発光素子を同一基板上に集積した発光 妻子アレイへの自己走査機能の付与と、 その駆動 の安定化に関するものである。

【従来の技術】

発光素子の代表的なものとしてLED(Light Emitting Diode) 及びLD (Laser Diode) が知ら れている。

LED は化合物半導体(GaAs、GaP、AIG aAs、InGaAsP、InGaAlAs等)のPNまた はPIN接合を形成し、これに順方向電圧を加え ることにより接合内部にキャリアを注入、その再 結合の過程で生じる発光現象を利用するものであ

またLDはこのLED内部に導波路を設けた構

造となっている。あるしきい値電流以上の電流をながすと注入される電子-正孔対が増加し反転分布状態となり、誘導放射による光子の増倍(利得)が発生し、へき関面などを利用した平行な反射鏡で発生した光が再び活性層に帰還されレーザ発振が起こる。そして導波路の増面からレーザ光が出ていくものである。

これらし E D、 L D と同じ発光メカニズムを有する発光素子として発光機能を持つ負性抵抗案子(発光サイリスタ、レーザサイリスタ等) も知られている。 発光サイリスタは先に述べたような化合物半導体で P N P N 構造を作るものであり、シリコンではサイリスタとして実用化されている(背木昌治編署、「発光ダイオード」工業調査会、pp167~169参照)。

この発光サイリスタの基本構造及び電流一電圧特性を第6回、第7回に示す。第7回に示す構造はN形GAAs基板上にPNPN構造を形成したもので通常の3増子サイリスタとまったく同じ構成である。第6回も同様に通常のサイリスタとまっ

一方密者形イメージセンサ、 LEDブリンタ等では読み取るポイント、 書き込むポイントを指定するため、 これら発光繁子による発光点の走査機能 (光走査機能) が必要である。

しかし、 これらの 従来の 発光 要子を用いて 光走変を 行うためには、 し E D アレイの なかに 作られているーつ つのし E Dをワイヤボンディング等の技術により駆動 1 C に接続し、 この 1 C で 一つつのし E Dを駆動させる必要があった。 このためし E Dの 数が多い場合、 同数のワイヤボンディングが必要で、 かつ、 駆動 1 C も数 多く必要となり、コンパクト化が困難という欠点を誘発していた。

またLEDを並べるピッチもワイヤボンディングの技術で定まり、 短ピッチ化が難しいという欠点があった。

そこで発明者らは、 発光素子アレイ自身に自己 走査機能をもたせることにより、 先に挙げたワイ たく同じ S 字形 負性抵抗 を 装している。 この 3 端子 サイリ スタのゲート は 0 N 電圧を 制御 する 働きを 持ち、 0 N 電圧 はゲート 電圧に 拡 数電位を 加 えた 電圧と なる。 また 0 N U た後、 ゲート 電極 は カソード 電圧 とほぼ 一致 するように なる。 カ ソード 電極が接 地されていればゲート 電極は 零ポルト となる。 またこの 発光サイリスタは外部から 光を 入射することによりそのしまい 電圧が低下することが知られている。

さらにこの発光サイリスタの中に導波路を設け L D とまったく同じ原理でレーザサイリスタを形成する事もできる(田代他、 1 9 8 7 年秋応用物理学会講演、番号18p-ZG-10)。

これらの様な発光素子、特にLEDは化合物半導体基板上に多数個作られ、切断されて一つづつの発光素子としてパッケージングされ販売されている。 また密着イメージセンサ用及びブリンタ用光 輝としてのLEDは一つのチップ上に複数個のLEDを並べたLEDアレイとして販売されている。

ヤボンディングの数の問題、 堅動! C の問題、 コンパクト化、 短ビッチ化の問題を解決する発明を行なった。 (特顧昭63-65392)。 この先の発明の内容を以下簡単に記す。

先の発明の主旨は、発光素子のターンオン電圧または電流が、べつの発光素子の ON 状態によって影響を受けるよう、即ち、相互作用をするよう構成することにより発光の自己走査機能を実現することである。

第8回に先の発明1の実施例の第1の例(光站合による方法)を示す。 これは発光素子として先に述べた発光サイリスタを用い、発生した光の一郎が隣接する発光サイリスタに入射するよう構成したもので、光が入った発光サイリスタの0N電圧が低下する現象を利用するものである。 今転送クロックバルスタ 1 (0)が0Nしているとする。 このためその両側に位置する発光サイリスタ T (-1)、 T (1)の0N電圧が低下する。 このため次の転送クロックバルスタ 1 にハイレベル 電圧が印可されると発光サイ

リスタT(1)のみONさせる事が可能となる。 これ から自己走盗を行なうことができる。

第 9 図に第 8 図の様成のデバイス様造を示す。
N 形 G a A s 基板上に P 形 (2 3)、 N 形 (2 2)、
P 形 (2 1) からなる発光サイリスタを設け、 それぞれの P 形 (2 1) 層に接触した電極(4 0)
に転送クロックラインを接続した構成となっている。 動作は先に説明した通りである。

第10回に、先の発明の実施例の第2の例(電気的結合による方法)を示す。 第7回に示した三端子サイリスタのゲート端子を図中の抵抗Rに、R」でお互いに接続した構成である。 今クロックバルスゆっがハイレベル電圧となり発光サイリスタT(0)がON状態になっている。 すると抵抗ネットワークから電流が流れ、発光サイリスタT(0)に近いノードが最も電圧が引き下げられ、離れていくほど影響は少なくなる。 次の転送クロック ゆーにハイレベル電圧が加わると発光サイリスタT(1)とT(・2)がON可能となるが、ノードG」のほう

的接続を行なうことにより、 2 相の転送クロックにて自己走査を行なうことが可能となる。 その結果駆動回路を簡単化できる。

改良発明の実施例を紹介する。

改良発明の実施例の等価回路図を第11図に示す。これは発光しきい電圧、電流が外部から制御できる発光素子の一例として、最も標準的なな三端子の発光サイリスタを用いた場合を表している。発光サイリスタ T (-2)~ T (+2)は、 それらが一列に並べられた構成となっている。 発光サイリスタ T (-2)~ T (+2)は、 それぞれゲート電極 G -2~ G ・2を有す。 各ゲート電極は負荷抵抗尺 を有し、 かつ電気的相互作用を行なうダイオード D -2~ D 2を気的相互作用を行なる。 またゲート電極に登電気的に接続されている。 各単体発光サイリスタのアノード電極に2本の転送クロックライン(φι、φ2)がそれぞれ1素子おきに接続されている。

動作を説明すると、まず転送クロックφ2がハイ

がノード G-2 より 低い 電圧となっているため、 発 光サイリスタ T (1)の みを O N させることができる。 これから自己走査を行なうことができる。

以上簡単に説明した先の発明1により、ワイヤボンディングの数の問題、駆動1 Cの問題、コンパクト化、短ビッチ化の問題等を解決することが可能となった。

また発明者らは先の発明にたいして、 さらに改良を行なった。 この改良は先の発明の転送クロックバルスの数を減らすものである。

第8図、 第9図の様成例 (光結合による方法)では 0 N 発光素子 から出射する光量を 左右で変えることにより転送クロック数を 2 つに減少させることができる。 しかしながら第10図に示した様成例 (電気的接続による方法)では 2 相駆動化はできない。 このため転送動作をさせるための駆動回路がそれほど簡単化出来ないという問題点があった。

改良発明では、ダイオード、トランジスタ等の 一方向性を持つ素子を介して、発光素子間の電気

レベルとなり、 免光素子T(0)がONしているとす る。 この時、 3端子サイリスタの特性からゲート 電極Geは零ポルト近くまで引き下げられる(シリ コンサイリスタの場合約1ポルトである)。 電源 電圧 V cxを 例えば 5 V とすると、 抵抗 R L、 ダイオ ード D - z ~ D 2のネットワークから各発光サイリス タのゲート電圧が決まる。 そして発光素子で(0)に 近い素子のゲート電圧が最も低下し、以降順に発 光素子 T (0)から離れるに従いゲート電圧は上昇し ていく。しかしながら、ダイオード特性の一方向 性、非対象性から電圧を下げる効果は発光素子で (0)の右半分しか働かない。 即ちゲート電低G は ゲート電極 G . に対し、 ダイオードの順方向立ち上 がり電圧 Va゚だけ高い電圧に設定され、 ゲート電 極Gaはゲート電極Gュに対し、 さらにダイオード の順方向立ち上がり電圧Vょだけ高い電圧に設定 される。 一方左半分に相当するゲート電極 G-1は ダイオード D - iが 逆パイアスとなっているため電 流が流れず、従って電源電圧Voxと同電位となる。 次の転送クロックパルスφ、は最近接の発光累子T (1)、 T (-1)及びT (3)、 T (-3)等に加わるが、これらの中で最も O N 電圧が低い 器子は発光器子 T (1)で、 約2 V a r である。次に低い 器子は発光器子 T (-1)、T (-3)の O N 電圧は約 V a r + V a r となる。以上から転送クロックパルスのハイレベル電圧を 2 V a r から 4 V a r の間に設定しておけば発光器子 T (1)のみ O N させることができ、転送動作を行なうことができる。

また等価回路としてダイオードを示したが、第 12回に示すように、発光サイリスタTrl, Tr2 および結合ダイオードTr3等のトランジスタを用 いて示しても、実効的に等価である。

以上述べたように電気的結合用の素子としてダイオード、トランジスタを用いることにより2相クロック駆動可能な発光素子アレイを実現することができる。

以上簡単に説明 U た 先 の 発明 及 U 改 良 発明 により ワ ィヤ ボ ンディ ン グ の 間 題、 駆動 I C の 間 題、 コンパクト 化、 短 ビ ッ チ 化 の 問 題 等 を 解 決 す る こ

ら電圧もしくは電流を印加するクロックラインを接続した発光要子アレイであって、 該電気的手段 が以下に示すトランジスタを用いたカレントミラ 一回路である発光素子アレイである。

- A. 各トランジスタの制御電極が各発光繁子の第1の制御電極に接続されて、 該トランジスタ 回路と
 スタと該発光な子内のトランジスタ 回路と
 がカレントミラー回路を構成する。
- B. 該トランジスタは、 制御電極が接続された 発光素子に対して一定方向に位置する 近份 の発光素子の第2の制御電極に接続され、 該第2の制御電極の電位が該トランジスタ により制御可能とされている。

本発明のカレントミラー回路の形成方法としては、 例えば各発光宏子のバイアス電圧が印可される第2導電型半導体に接する第1導電型半導体 (第1の制御電極) に制御電極が接続されたトランジスタを、 該発光素子の一定方向近傍の発光素子の、 クロックラインが接続された第1導電型半導体に接する第2導電型半導体 (第2の制御電極)、

とができ、 かつ駆動方法も簡単化することができ . る。

【発明が解決しようとする課題】

従来例で説明した改良発明において、結合用素子としてダイオード、トランジスタ等の一方向性を持つ素子を用いることにより2相クロックによる転送動作を可能にした。しかし転送クロック電圧幅が2Va゚゚と狭いという問題点があった。

[課題を解決するための手段]

本発明は制御電極間を電気的手段により接続する方法を改良し、 転送クロック 電圧幅を広く 収ることを可能とするものである。 このための手段としてカレントミラー回路を用いる。

本発明は、しきい電圧もしくはしきい電流を制御するための制御電極を有する積層半導体型発光素子の制御電極と互いに電気的手段にて接続したネットワーク配線を形成し、各発光素子に、外部か

に接続する方法があげられる。

本発明に使用するトランジスタとしては、 発光 繁子に使用する半導体と同種の物を使用すること が、 発光素子アレイの小型化にたいして効果があ るので好ましい。

発光素子の制御電極電位をトランジスタを介して制御するには、 制御電極をトランジスタを介して例えばアースして、 制御電極電位を降圧可能とする方法がある。

本発明に使用する発光素子としては、 しきい電圧もしくはしきい電流が外部から制御可能な発光素子であれば、任意の素子が使用できる。 なかでも、例えばP形導電形半導体領域及びN導電形半導体領域を複数積厘した発光素子等の負性抵抗を有する発光素子を用いることが望ましい。

またカレントミラー回路を構成するトランジスタを発光素子を形成している P 形、 N 形贋を組み合わせて形成すると、 簡単な製造方法で、 実現できるので好ましい。

【作用】

本発明ではカレントミラー回路を用いて発光素子間の電気的接続を行なっことにより、 実施例にて詳細に説明するように 2 相の転送クロックにて自己走査を行なうことが可能となり、 かつ転送クロックバルス電圧幅を広く取ることが可能となる。
【実施例】

< 実施例 1 >

実施例 1 の原理の等価回路図を第 1 図に示す。
これは発光しきい能圧、電流が外部から制御できる発光サイリスタを用いた場も提進している。 PN Pトランジスタ T r2の組 カンスタ T r1と N P N トランジスタ T r2の は N P N トランジスタ T r2 ない スタ T r2 は N P N トランジスタ T r2 ない カレントランジスタ T r2 は 税 N P N トランジスタ T r2 ない カレントラー 回路を 様 成 で カサイリスタ 同がカレント まラー 回路によか 接続された 様 成である。

発光サイリスタT(-2)~ T (+2)はそれぞれゲー

T(1)のゲート電低 G1の電位を引き下げる。 トランジスタ T13の 駆動能力を適当に調整することにより、 ゲート電低 G1の電位をほぼ 書まで下げることができる。 発光素子 T(1)の ON 電圧はゲート電低 G1の電位より拡散電位 Va1だけ高い電圧となるため、 転送クロックφ1の電圧は拡散電位 Va1以上であれば ON 状態を発光素子 T(1)に伝達できる。

さてこのように発光素子 T (1)の O N 電圧は下がる事になるが、反対側に位置する発光素子 T (-1)の O N 電圧は変化しない。 これはゲート G a がほぼ零にまで下がったとしても、 発光素子 T (-1)の O N 電圧を定めるゲート G -1 の電圧に影響を与えないからである。

以上のことから、 このカレントミラーを用いた 発光素子アレイは V orから V or + V orまでの転送 クロックバルス電圧によって動作し、 電圧幅とし て V orという広い幅で動作させることができる。

本実施例において負荷抵抗R、は必ずしも必要でなく、これを除去しても動作する。

本実施例では転送クロックパルスが2相の場合

ト電極G-1~G・2を有し、 該ゲート電極は負荷抵抗 R Lを有す。 ゲート電極には電源電圧 V a x が 印加される。 各単体発光サイリスタのアノード電極 (Triのエミッタ) に 2 本の転送クロックライン (
øt、 ø2) がそれぞれ 1 素子おきに接続される。 クロックラインにはクロックラインの電流を制限 するために抵抗 R eが 設けられる。

動作を説明する。まず転送クロックの2がハイレベルとなり、発光素子で(0)が O N しているとする。この時、 3 端子サイリスタの特性からゲート電筋 G。は零ポルト近くまで引き下げられる (シリコンサイリスタの場合約 1 ポルトである)。 電源電圧 V cxを5 V とすると、 ゲート G。から抵抗RLで制限された電流が流れ込む。 またエミッタ (アノード) からは抵抗Reで制限された電流が流れ込む。 さてトランジスタで2とで13はカレントミラー回路になっているため、トランジスタで3にはで2 に比例した電流駆動能力が備わる。 この電流駆動能力が備わる。 この電流駆動能力からトランジスタで3のコレクタに接続される抵抗RLを介して電流を引き込み、関の発光案子

で動作を説明したが、 3 相以上であれても、 もちろん動作する。 さらに第1 図では発光 紫子を一列に並べているが、 配列を直縁にする必要はなく、 応用に増やすことをしてもよい。 またか同様なであいまたができた。 さらには、 発光 要子ははであっても、 さらには、 発光 要子ははであってもよい。 このを 歌動方法は かの方法により 集積化してもよい。 これ 無積化してもよい。 これ 無積化してもよい。 これ 無視してもよい。 これ により は はんらかの方法により 集積化してもよい。 これ に は の ア

実施例 1 では 等価回路 を示し説明 したが、 実施 例 2 は実施例 1 を集積化 して作成する 場合の 構成についての説明するものである。 本実施例の 要点はカレントミラー回路 T r2、 T r3を発光サイリスタと同じ工程で形成することのできる構造にある。

本発明の構造概念図を第2図に示す。 接地された N 形 G a A s 基板 (1)上に N 形半導体層 (24)、 P 形半導体層(22)、

P 形半導体層(21)の各層を形成する。 そして ホトリソグラフィ等及びエッチングにより分離満 (50) を設け各単体発光素子 T(-1)~ T(+1)に 分離する。 アノード電極 (40) はP形半導体層 (21)とオーミック接触を有すし、ゲート電極 (41) は n 形半導体層 (22) とオーミック接 触を有す。 絶縁層(30)は素子と配線との短絡 を防ぎ、同時に特性劣化を防ぐための保護膜でも ある。 図中波線で囲った部分がトランジスタT г3 であり、 ゲート電極(41)に接続される。 トラ ンジスタTr3はコレクタ(22)、 ベース(23) 、エミッタ(24)を有す。 トランジスタTrlは エミッタ(21)、 ベース(22)、 コレクタ(23)を有し、トランジスタT r2はコレクタ(2 2)、 ベース (23)、 エミッタ (24) を有す。 トランジスタT r2のベースは、 トランジスタT r3のベースが電気的に接続されている。 またこれ らのトランジスタのコレクタは分離されている。 ゲート電極(41)は負荷抵抗RLを介して電源V grに接続され、基板」は接地される。 基板1はト

ために、より複雑な構造、 層構成を導入しても良い。 その具体的な例としてダブルヘテロ構造の採用が挙げられる。 一例を第15回に示す(田代他1987年 本応用物理学会講演、 番号28p-ZE-8)。これはN形GaAs 基板上に O. 5μmのN形GaAs 層を積み、 その上にバンドギャップの広い N形AIGaAs 層を 1μm、 P形GaAs 層を 5 nm、 N形GaAs 層を 1μm、 P形GaAs 層を 5 nm、 N形GaAs を 1μm、 そして取り出し電極とのオーミック接触をとるためのP形GaAs 層を O. 15μm 積層した構成である。 発光層は間に挟まれた、 1μmのN形GaAs 層である。 これは注人された電子、 正孔がバンドギャップの狭い GaAs 層に閉じ込められ、この領域で再結合し発光する。

またここでは P N P N のサイリスタ構成を例に 説明したが、 この電位を検知し、 しきい 選圧が低 下し、これを利用して転送動作を行わせるという 構成は、 P N P N 構成のみに限られず、 その機能 が達成できる案子であれば特に限定されない。 例 えば、 P N P N の 4 層構成でなく、 6 層以上の構 絶縁層(30)としては、 光が外へ出やすいように発光サイリスタの発光波長の光がよく通る材

ランジスタTr2、Tr3のエミッタになっている。

質をもちいることが望ましい。 一方各案子間に光 結合が発生すると本実施例の転送動作が影響され ることがある。 これを防止するため、 ゲート 電長 の一部を発光素子間の分離溝のなかに入れ、 光結 合を防止する構造としている。

本実施例の構成は実施例 1 (第 1 図)に示した 等価回路と全く同じ構成であり、全く同じ動作を する。従って、転送クロック o i、 o 2 のハイレベル電圧を交互に互いに少しづつ重なるように設定 すれば、発光サイリスタの O N 状態は順次転送されていく。即ち、発光点が順次転送される。

本実施例では転送クロックバルスとして、 2 相のパルス φ 1、 φ 2 を想定したが、 より安定な転送動作を求める場合にはこれを 3 相、 4 相と増加させてもよい。

また本実施例では発光サイリスタの構造を最も 簡単な場合について示したが、発光効率を上げる

成でも同様な効果を期待でき、 まったく同様な自己 走査機能を達成する。 とが可能である。 さらには静電誘導(SI)サイリスタまたは電界制御サイリスタ(FCT)と呼ばれるサイリスタを用いてもまったく同様である。 このSIサイリスタを用いてもまったく同様である。 このSIサイリスタを用いたはFCTは電流プロックとして働く中央のP形半導体層を空乏層で僅き換えた構造となっている(S. M. Sze 著、 Physics of Semiconductor Devices、 2nd Edition pp238-240)。

< 実施例3 >

実施例 3 を第 3 図、 第 4 図、 第 5 図に示す。 この 実施例は 実施 例 2 の、 より 現実的 な構造を示した もの である。 第 3 図に 本実施 例の 平面図を、 第 4 図に第 3 図の Y - Y 'ラインの断面図を示す。

第3図について説明する。

各発光サイリスタのゲートにつながる負荷抵抗 R (は負荷抵抗(63)とし、発光サイリスタT(-1)~T(1)を構成する半導体層を流用している。 カレントミラー用トランジスタTr3(-1)~Tr3(1)のコレクタはコンタクト穴 C」を通ってゲート電極(4 1)に接続される。 コンタクト穴 C」は半導体層と電極との接続孔である。 発光サイリスタのアノード電極(4 0)と転送クロックラインが、が。とはスルーホールの接続孔 C 2 を用いて接続される。 電源ライン(4 2)は電源電圧 V a x に接続され、 負荷抵抗(6 3)(即ち R i.)に接続される。またこれはゲート電極(4 1)と同時に形成される。ここでゲート電極(4 1)は発光素子 T (-2)~ T (+1)がその発光によりお互いに影響しあう事を紡ぐための遮光層をも兼ねている。

ホールC2を設け、電極中i、 中2を形成する。以上の工程により本実施例3の構造が完成する。

この工程の順序は必ずしも上記のとおりである必要はないし、本構造の上にさらに透光性絶縁膜を設け、信頼度を向上させるようにしてもよい。 さらには発光素子上の絶縁膜が厚くなり光透過率が低下することを嫌うなら、 発光素子の上部絶縁膜の一部または全部をホトエッチング等の方法により除去してもよい。

尚、以上述べてきた本考案の一連の実施例は基板として半導体基板を用い、その電位を零ポルト(接地)とした例を示してきたが、本考案はこれに限られず基板として他の物質を用いてもよい。もっとも近い例でいえばクロム(Cr)等をドウブした半絶縁性GaAs基板上に実施例のn形GaAs基板に相当するn形GaAs層を形成し、この上に実施例で説明した構造を形成してもよい。また例えばガラス、アルミナ等の絶縁基板上に半導体膜を形成し、この半導体を用いて実施例の構造を形成してもよい。

子 T (0)とカレントミラー用トランジスタ T r 3とを分離するための構である。 負荷抵抗(83): R は発光素子の N 形 G a A s 層(22)を用いている。これは別の磨を用いてもよい。 例えば P 層(23)を用いる、 あるいは別の抵抗領域を設け、これを用いてもよい。

本実施例3の製造工程を説明する。まずN形G
aAs磨(24a)、P形GaAs層(23)、N形AIG
aAs層(24a)、P形GaAs層(23)、N形
GaAs層(22)、P形AIGaAs層(21b)、
P形GaAs層(21a)の各層を順次形成する。
そして分離構(50)を形成し、発光累子及び抵抗間の分離を行なう。次にゲートの取り出し部分及びトランジスタで3形成部分のP形AIGaAs層(21a)を除去し、
さらに分離構(51)を形成する。このP形層的去する。絶縁膜(30)を形成し、コンタクト孔(Ci)を設ける。電極(40)(41)(42)を形成する。層間絶縁膜(31)を形成して、スルー

本実施例ではLEDを対象に説明を行なってきたが、 本発明はレーザにも適用可能なことは言うまでもない。

<応用例>

以上の実施例にて説明してきた自己走査可能な発光素子アレイは各種応用が期待できる。 例として光走査の密着イメージセンサ、 光ブリンタの書き込みヘッド、 ディスプレイ等が挙げられ、 これらの機器の低価格化、 高性能化に大きな寄与をすることができる。

上記実施例においては、各々隣接する発光素子の制御電極を互いに電気的手段にて接続しているが、例えば各々接続する発光素子を1つおきの発光素子として、1つの発光素子アレイに2系列の走査機能を設けることも可能である。また2次元、3次元の発光素子アレイの場合には各発光素子は近傍の4つまたは6つ以上の発光素子と電気的手段にて接続される。

【発明の効果】

以上述べてきたように、本発明は発光素子アレ


イ間をカレントミラー回路を用いて結合させることにより、 2 相の転送りロックで発光点の転送を行なうことができ、 かつ転送りロックバルス 電圧の幅を広く取ることができる。 またワイヤボンディングの数の減少、 駆動ICの減少、 コンパクト化、 短ビッチ化等が可能となる。


また本発明は密着イメージセンサ、 光ブリンタ、ディスプレイ等へ 応用でき、 これらの 機器の性能向上、 低価格化に大きく寄与することができる。

である.

特許出顧人 日本板硝子株式会社 代理人 弁理士 大 野 精 市










第 2 図

特開平2-92651 (9)







第 4 図




第 5 図





第 6 図




第 7 図












第 10 図





第 12 図



第 13 図

第1頁の続き

®Int. Cl. 5 識別記号 庁内整理番号

G 09 G 3/32 H 01 L 33/00